EROFS 总览:把只读镜像当成“可直接访问的压缩归档”
2026-07-23 09:00:00
从一个具体问题出发,理解 EROFS 的设计目标、分层架构,以及为什么它把不可变镜像、内联数据和透明压缩放进同一个格式。
10941 字
|
55 分钟
- - -
BSV 语法详解:类型类、方法守卫与规则调度
2026-07-22 22:44:00
详细解释 Bluespec SystemVerilog 的 package、interface、method、ActionValue、rule、guard、类型类、tagged union、Vector 与调度语法。
1674 字
|
8 分钟
- - -
Chisel 语法详解:Scala、硬件节点与参数化构造
2026-07-22 22:42:00
从 Scala 与 Chisel 的阶段边界出发,详解类型、连接、条件、寄存器、Bundle、Vec、存储器、接口、参数化和验证语法。
1504 字
|
8 分钟
- - -
Verilog/SystemVerilog 语法详解:从词法到可综合 RTL
2026-07-22 22:40:00
系统梳理 Verilog 与 SystemVerilog 的字面量、位宽、四态值、赋值、过程块、数组、参数化、generate、接口、函数任务和断言语法。
1610 字
|
8 分钟
- - -
BSV 进阶语法:类型类、规则调度与参数化模块
2026-07-22 22:25:00
深入学习 BSV 的类型类、结构化数据、ActionValue、规则冲突、接口组合、参数化和时钟复位语法。
1997 字
|
10 分钟
- - -
Verilog 进阶语法:类型、参数化与可综合结构
2026-07-22 22:20:00
继续学习 Verilog 和 SystemVerilog 的类型、位宽、表达式、参数、generate、数组、接口组织与可综合 RTL 细节。
1838 字
|
9 分钟
- - -
BSV 语法入门:用规则描述硬件行为
2026-07-22 22:08:55
从零开始学习 Bluespec SystemVerilog,理解 interface、method、rule、寄存器和规则调度,并用计数器和 FIFO 认识 BSV 的基本写法。
3521 字
|
18 分钟
- - -
Verilog 语法入门:从第一个模块到可综合 RTL
2026-07-22 22:07:58
从零开始学习 Verilog,理解模块、信号、组合逻辑、时序逻辑、数组和有限状态机,并用一个简单计数器建立 RTL 思维。
3246 字
|
16 分钟
- - -