跳到文章
Miao's Blog
SYSTEMS & NOTES
PERSONAL ARCHIVE
CN
简体中文
Ctrl K
GitHub
WRITING / ARCHIVE
文章档案
/
全部
Linux
硬件设计
文章索引
15
最新优先
01
2026.09.20
正在预览
Linux 物理内存
物理内存是指系统中能够被至少一个处理器核心任意寻址的全部内存。
Linux 内存管理
进入阅读
02
2026.08.26
LINUX
VFS 的六大核心对象
从路径、挂载和文件描述符出发，理解 Linux VFS 中 file、path、mount、dentry、inode 与 super_block 六个关键结构的职责和关系。
Linux 现代 VFS 解读
03
2026.07.23
LINUX
EROFS 总览：把只读镜像当成“可直接访问的压缩归档”
从一个具体问题出发，理解 EROFS 的设计目标、分层架构，以及为什么它把不可变镜像、内联数据和透明压缩放进同一个格式。
Linux EROFS 源码解析
04
2026.07.22
HARDWARE
BSV 语法详解：类型类、方法守卫与规则调度
详细解释 Bluespec SystemVerilog 的 package、interface、method、ActionValue、rule、guard、类型类、tagged union、Vector 与调度语法。
BSV 语法
05
2026.07.22
HARDWARE
Chisel 语法详解：Scala、硬件节点与参数化构造
从 Scala 与 Chisel 的阶段边界出发，详解类型、连接、条件、寄存器、Bundle、Vec、存储器、接口、参数化和验证语法。
Chisel 语法
06
2026.07.22
HARDWARE
Verilog/SystemVerilog 语法详解：从词法到可综合 RTL
系统梳理 Verilog 与 SystemVerilog 的字面量、位宽、四态值、赋值、过程块、数组、参数化、generate、接口、函数任务和断言语法。
Verilog 语法
07
2026.07.22
HARDWARE
BSV 进阶语法：类型类、规则调度与参数化模块
深入学习 BSV 的类型类、结构化数据、ActionValue、规则冲突、接口组合、参数化和时钟复位语法。
BSV 语法
08
2026.07.22
HARDWARE
Verilog 进阶语法：类型、参数化与可综合结构
继续学习 Verilog 和 SystemVerilog 的类型、位宽、表达式、参数、generate、数组、接口组织与可综合 RTL 细节。
Verilog 语法
09
2026.07.22
HARDWARE
BSV 语法入门：用规则描述硬件行为
从零开始学习 Bluespec SystemVerilog，理解 interface、method、rule、寄存器和规则调度，并用计数器和 FIFO 认识 BSV 的基本写法。
BSV 语法
10
2026.07.22
HARDWARE
Verilog 语法入门：从第一个模块到可综合 RTL
从零开始学习 Verilog，理解模块、信号、组合逻辑、时序逻辑、数组和有限状态机，并用一个简单计数器建立 RTL 思维。
Verilog 语法
11
2026.07.22
HARDWARE
Chisel 语法入门：用 Scala 构造硬件
从零开始学习 Chisel，理解 Module、UInt、连接符、寄存器、Bundle、Vec 和 Decoupled 接口，并用 Scala 的抽象能力构造简单 RTL。
Chisel 语法
12
2026.07.22
HARDWARE
RISC-V 硬件设计语言总览：Verilog、Chisel 与 Bluespec SystemVerilog
RISC-V 硬件设计语言专栏总览，介绍 Verilog、Chisel 与 Bluespec SystemVerilog（BSV）的定位，并规划如何用三种方式实现同一套 RISC-V CPU。
RISC-V 硬件设计语言：Verilog、Chisel 与 Bluespec SystemVerilog
13
2026.07.22
HARDWARE
RISC-V 学习路线：从指令集到系统实战
RISC-V：从指令集到系统实战专辑的总览，建立从基础指令、特权架构到 QEMU、汇编和 xv6 实验的学习路线。
RISC-V：从指令集到系统实战
14
2026.07.22
HARDWARE
RISC-V CPU 学习路线：从五级流水线到乱序多发
RISC-V CPU：从五级流水线到乱序多发专辑总览，建立从 RTL 数据通路到 QEMU、仿真验证和 Linux 运行时行为的连接。
RISC-V CPU：从五级流水线到乱序多发
15
2026.07.22
LINUX
Linux 是如何启动的：从上电到 init 进程
Linux 启动链路：源码与实战专辑的开篇，以 RISC-V 为主要实验架构，从整体上认识固件、引导加载器、内核、initramfs、init 与用户空间，并建立后续 QEMU 和 Buildroot 实验的路线。
Linux 启动链路：源码与实战
共 15 篇文章
启用 JavaScript 可使用 Orbital 的交互阅读器；也可以直接阅读以下文章。
Linux 物理内存
VFS 的六大核心对象
EROFS 总览：把只读镜像当成“可直接访问的压缩归档”
BSV 语法详解：类型类、方法守卫与规则调度
Chisel 语法详解：Scala、硬件节点与参数化构造
Verilog/SystemVerilog 语法详解：从词法到可综合 RTL
BSV 进阶语法：类型类、规则调度与参数化模块
Verilog 进阶语法：类型、参数化与可综合结构
BSV 语法入门：用规则描述硬件行为
Verilog 语法入门：从第一个模块到可综合 RTL
Chisel 语法入门：用 Scala 构造硬件
RISC-V 硬件设计语言总览：Verilog、Chisel 与 Bluespec SystemVerilog
RISC-V 学习路线：从指令集到系统实战
RISC-V CPU 学习路线：从五级流水线到乱序多发
Linux 是如何启动的：从上电到 init 进程